# XP-002221367

AN - 1978-91887A [51]

**CPY - MATU** 

DC - L03 U11 U12

FS - CPI;EPI

IC - H01L21/94 : H01L29/78

MC - L03-D03D

PA - (MATU) MATSUSHITA ELEC IND CO LTD

PN - JP53129971 A 19781113 DW197851 000pp

PR - JP19770045301 19770419

XIC - H01L-021/94; H01L-029/78

AB - J53129971 Method comprises (1) forming a first layer on a p-type Si substrate; (2) forming a second layer of anodisable metal; (3) forming a photo-resist layer on the second layer; (4) oxidising the exposed surface of the second layer to form an oxide; (5) etching off the photo-resist layer and a part of the second layer placed under the photo-resist layer; (6) implanting boron ions into the substrate from the exposed surface to form boron diffusion regions in the substrate, wherein in the remaining second layer is used as a mask; (7) selectively over-etching the second layer under the mask of the oxide layer; (8) etching off the first layer selectively except the part of the first layer placed under the remaining second layer to selectively expose the substrate; and (9) oxidising the exposed surface of the substrate to form thick SiO2 layers which are used as insulation.

- The first layer consists of Si3N4, Ta2O5 or HfO2. The second layer consists of AI, ta or Mo.

IW - INSULATE SILICON WAFER FORMING THICK OXIDE LAYER SPECIFIC POINT IKW - INSULATE SILICON WAFER FORMING THICK OXIDE LAYER SPECIFIC POINT NC - 001

OPD - 1977-04-19

ORD - 1978-11-13

PAW - (MATU) MATSUSHITA ELEC IND CO LTD

TI - Insulating a silicon wafer - by forming a thick oxide layer at specific points

#### (9日本国特許庁

## 公開特許公報

① 特許出願公開

## 昭53—129971

DInt. Cl.2

20特

H 01 L 21/94

H 01 L 29/78

H 01 L 21/316#

識別記号

庁内整理番号 7377-57 6603-57 ❸公開 昭和53年(1978)11月13日

・発明の数 1審査請求 未請求

(全 4 頁)

# の半導体装置の製造方法

願- 昭52-45301

②出 願 昭52(1977)4月19日

@発 明 者 大曾根隆志

門真市大字門真1006番地 松下

電器産業株式会社内

创出 願 人 松下電器産業株式会社

門真市大字門真1006番地

個代 理 人 弁理士 中尾敏男

外1名

明 細 1

1、発明の名称

半導体装置の製造方法

2、特許請求の範囲・

(1) 半導体基板の主平面上に酸化に対するマスク 材としての第1の膜を全面に形成する工程と、 その上面に陽極酸化可能な第2の膜を全面に形 成する工程と、更にその上面にフェト・レジス ト膜を選択的に形成する工程と、該フォト・レ シスト膜で覆われていない領域の上記第2の膜 を選択的に陽極散化膜に変換する工程と、該陽 極敏化膜をマスクとして上記第2の膜を選択的 にエッチする工程と、上記第2の膜をマスクと して上記半導体基板と同一導電型を有する不純 物原子を選択的に導入する工程と、上記階極酸 化膜をマスクとして、その下面の上記第2の膜 をオーバ・エッチングする工程と、このオーバ ・エッチングされた上記第2の膜をマスクとし て上記第1の膜を選択的に除去する工程と、更 にこの第1の膜をマスクとしてシリコン酸化膜

工程とも構えた,

を選択的に形成するととを特徴とする半導体装置の製造方法。



- (2) 第1の膜としてシリコン窒化膜,アルミニウム酸化膜,タンタル酸化膜,ハフニウム酸化膜のいずれかを、第2の膜としてA&膜, Ta膜, Mo膜, Si膜のいずれかを用いたことを特徴とする特許請求の範囲第1項に記載の半導体装置の製造方法。
- 3、発明の詳細な説明

本発明は半導体装置に於ける選択酸化膜による 絶談分離法(LOCOS法又はIsoplanar 法と 呼ばれる)の改良に関し、特に、高密度・高性能 なかOS型半導体装置に適用可能な選択酸化膜分 離法を提供することを目的とする。

まず第1図,第2図を用いて従来の選択酸化膜分離法を説明する。第1図はSiグートNチャネルMOS・ICの構造断面図を示す。左側にMOSトランジスタ部分の、右側に負荷MOSトランジスタのゲート部分の断面図を示す。11はp型Si基板、12は絶縁分離用の選択酸化膜、13は遅

択酸化膜12の下面に形成されたチャネル・ストッパ拡散領域としてのポロン拡散領域、14a,14bはSiゲート、16及び15/はゲート酸化膜、16はCVD酸化膜である。17a,17bはMOSトランジスタのソース,ドレイン拡散領域、18a,18bはアルミ配線である。従来の選択酸化膜形成法では図中に示す如くチャネル・ストッパ拡散領域13が選択酸化膜12の下面からはみ出し、この領域13はソース,ドレイン拡散領域17a,17b及び負荷MOSトランジスタのゲート酸化膜15の下の領域に侵入する。

ところで、N型ソース,ドレイン拡散領域17a,17bのPート接合容量はそれが接するP型領域の不純物濃度NBに対して√NBに比例して増大する。しかるにP型のチャネル・ストッパ拡散領域13の不純物濃度はSI基板11の不純物濃度に比べて約100倍高いため、ソース,ドレイン拡散領域17a,17bとチャネル・ストッパ拡散領域17a,を合容量を有し、ソース,ドレイン拡散領域17a,

17bのP-N 接合容量を著るしく大きくするととになり電気的特性、特にMOSトランジスタのスイッチング時間特性の劣化を招く。一方、負荷MOSトランジスタのゲート酸化膜15パの入り込みは、その等価的なチャネル中の銭少を招き、特にゲート酸化度15パの力力が大きい場合にはチャネル・ストッパ拡散領域13で覆われて正常なMOSトランジスタ動作ができなくなり、致ののメース・ドレイン拡散領域(図示せず)は図面の垂直がチャネル・ストッパ領域13の間隔がチャネル中となる。

第2図は第1図に示す従来のMOS・ICに於ける選択酸化膜12の詳細な形成工程を示したものである。すなわちP型Si基板11の主平面上に全面にシリコン望化膜22を形成し、更にその上にフォト・レンスト膜23を島状に形成する。とのフォト・レンスト膜23をマスクとしてポロン

・イオン注入を行たい、 Si 基板11の上面に P+ 領域24を形成する(a)。次に、フェト・レジスト .膜23をマスクとしてブラズマ・エッチ法等を用 いてシリコン窒化膜22を選択的に除去し、開口 部25を形成する(b)。1,000 C~1,150 C の湿 った酸素中で加熱酸化し、シリコン窒化膜22で 費われていない領域25に選択的にシリコン酸化・ 膜12を形成する。とのとき同時に前述のチャン ネル・ストッパ拡散領域13が形成される。この 場合、シリコン窒化膜22で費われていない領域 25の全面にポロンが導入されていることや、酸 化温度が高くポロンの拡散による拡がりが大きい ことによってチャネル・ストッパ拡散領域13は ・シリコン酸化膜 1 2 の下面をはみ出して大きく横 方向にひろがってしまう(c)。次に、シリコン窒化 膜22を熱リン酸溶液中で選択的に除去して完成 する(d)。

とのように、従来の方法では、チャンネル・ストッパの様方向拡がりが大きく、高密度化にとって大きな問題となりさらにMOSICの性能を低

下させる要因であった。そこで本発明はこのよう な実状に鑑み、より高密度で高性能のMOS型半 導体装置を得るものであり、以下図面とともに本 発明を説明する。

本発明の一実施例にかかるMOSICの製造方 法を第3図に示す。まずP型Si基板21の主平面 上に全面に約1,000人のシリコン窒化膜22を形 成し、更にその上に陽極酸化可能な膜としてAB 腹30を約1,000A形成する(a)。 ポジ型フォト ・レジスト腹31を全面に塗布し、フォト・マス ク32を用いて露光する。この場合、ポジ型フォ ト・レジスト膜31を用いているので、一般的に フォト・マスク32の不透明部33の巾より光の 回折のため狭く露光される(b)。 との状態でポン型 フェト・レジスト膜31を現像すれば光の照射さ れていたいレンスト膜部分34が残る。この場合、 前述の如くフォト・マスク32の不透明部33の 巾より狭く残る。 このフォト・レジスト膜34を 陽極酸化に対するマスクとして、AI膜30の露出・ している領域を選択的に陽極酸化Al2Os膜35に



•

. . . .

変換する。Ag膜の陽極酸化は例えば五硼酸アンモ ニウムのエチレングリコール溶液中でA&膜を陽極 として行なう。この時の陽極酸化 A&2O3 膜35の 腹厚は化成電圧 Va に比例し、ほぼ1 4× Va (A)で ある。今、Va=70Vで化成すれば1,000 Aの 陽極酸化A8203膜35が得られる。との場合、 Va > 9 0 Vではフォト・レジスト膜34の 破壊 が起りフォト・レジスト膜が剝離するため正常な 陽極酸化Ale2Os 膜35が形成されないので注意を 要する(0)。フォト・レジスト腹34をJー100 液等で除去した後、陽極酸化 Alg2Os 膜3 5 をマス クとして熱リン酸60℃でA&膜30を選択的化除 去する。次に、A&膜3O及び陽極酸化A&2O3 膜 35をイオン注入に対するマスクとして用い B<sup>+</sup> イオンを注入しイオン注入層 36を形成する。と の場合、最終のシリコン酸化膜12の膜厚の低度 光の深さに注入したB<sup>+</sup> イオンのピークがくる様に することが好ましい(の)。

次に腸極酸化 A62Os 腹36をマスクとして A6 膜30を更に熱リン酸60℃でオーバ・エッチン

グする。このオーバ・エッチングによるアンダー ・カット量37は、オーバ・エッチング時間の制 御によって 0.2 µm ~ 1.0 µm 程度まで制御可能で ある。1,000 Aの陽極酸化 A820s 膜35 であれば 最大1 mのアンダー・カット畳3でまで制御でき るが、これ以上では陽極酸化 Al2O3膜35が熱り ン敵溶液60℃に侵されてしまり。このオーバ・ エッチングされた Al腹30,をマスクとして CF4 ブラズマ等でシリコン窒化膜22を選択的に除去 する。この場合、 Al 膜 3 O! は CF 4 ブラズマ・ エッチングに対して極めて良いマスク材となる(e)。 A&膜30′及び陽極酸化 A&2O3 膜35を熱リン 敵60℃や五水等で除去する。次いで、シリコン 窒化膜22を酸化に対するマスクとして用い Si 基板21を加熱酸化し、Si基板21の露出した領 城に選択的にンリコン酸化膜25を形成する。と の場合、950℃以下の比較的低温のウェット酸 化を行なえばイオン注入された B+ イオン分布の再 分布が少なく、且つ選択酸化によって形成された シリコン酸化膜12とSi基板21の界面近傍に注



入された B<sup>+</sup>イオンのピーク濃度が存在するためその関値電圧 V<sub>TF</sub> を高くすることができる(f)。最後にシリコン窒化膜22を CF4 ブラズマや 熱リン酸(約200℃)で選択的に除去して完成する。(g)以上の方法によれば第3回(g)に示す如く、シリコン酸化膜12の下面にボロン拡散領域36が限定され、第1回の如くはみ出すことはない。

なお、第3図の説明には酸化に対するマスク材としての第1の膜としてシリコン窒化膜22及び陽極酸化可能な第2の膜としてA8度30を用いて説明したが同様な性質を有する膜であれば使用可能であることは明らかである。例えば第1の膜としてアルミニウム酸化膜、タンタル酸化膜、ハフニウム酸化膜等が、第2の膜としてTa膜、Mo膜、Si 膜等が使用できる。

本発明を用いれば、チャネル・ストッパ拡散領域としてのボロン拡散領域36はシリコン酸化膜12の下面に限定されるためMOS型半導体装置に適用した場合、ソース・ドレイン拡散領域のP

のスイッチング時間特性を劣化させない。又本発明を用いれば負荷MOSトランジスタは第1図に示すゲート酸化膜15,の巾に等しいチャネル巾が得られ如何にチャネル巾が狭くなろうとも正常な負荷MOSトランジスタとして動作する。従って、本発明は、高密度で、電気的特性の優れた高性能をMOS型半導体装置に適用できる選択酸化膜分離法として著るしい効果を上げるものである。

### 4、図面の簡単な説明

第1 図は従来の選択酸化法によるMOS型半導体要慮の構造断面図、第2図(a)~(d)は第1図の装置の製造工程図、第3図(a)~(g)は本発明の一実施例にかかるMOS型半導体装置の製造工程断面図である。

1 1 ······· Si 基板、1 2 ······· シリコン酸化膜、2 1 ······ P型 Si 基板、2 2 ······ シリコン窒化膜、3 1 ,3 4 ······ フォトレジスト膜、3 6 ······・ポロン拡散領域、3 0 ,3 0 · ······ Al 膜、3 5 ······ 陽 極酸化 Al 2Os 膜。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名







